1. Title of the Invention

Microcomputer

2. Claims

1. A microcomputer having an electrically writable ROM, comprising:

the electrically writable ROM permitting both program and data to be written thereto; and

a storage device loaded with a writing control program for writing into the ROM;

wherein said ROM and said storage device are placed in different address locations in an address space of a central processing unit.

- 2. The microcomputer set forth in claim 1, wherein said storage device loaded with the writing control program is a mask ROM.
- 3. The microcomputer set forth in claim 1 or 2, wherein said storage device loaded with the writing control program is a RAM.
- 3. Detailed Description of the Invention
 [Industrial Field of Application]

This invention relates to a microcomputer technique and, more particularly, to a technique that is effectively applied to a single-chip microcomputer incorporating an electrically

writable ROM such as an EEPROM (electrically erasable and programmable read-only memory). The invention relates to a technique that is effectively used for a microcomputer built, for example, in an IC card.

[Prior Art]

In recent years, so-called IC cards have attracted attention as alternatives to magnetic cards. Such an IC card has a built-in PROM (UV-erasable programmable ROM) in which data such as ID (identification code) is stored, whereby the card can be functioned as an identification card used instead of a key, as described, for example, in JP-B-56-19665.

The present inventor has discussed single-chip microcomputers which have built-in EEPROMs and are adapted to be incorporated in IC cards as described above. The following are techniques which are not well-known but have been discussed by the present inventor. A summary of them is as follows.

Fig. 6 shows the configuration of a microcomputer 10 discussed by the present inventor.

The microcomputer 10 shown in the figure is of the single chip type and has a built-in EEPROM. The microcomputer includes a CPU (central processing unit) 1, a RAM (random access memory) 2, a mask ROM (non-erasable memory ROM) 3, EEPROMS 41, 42, an I/O (input-output) unit 5, peripheral circuitry 6, and an EEPROM-writing control portion 7 all of which are built on the same semiconductor chip. The various portions 1-7 are

interconnected by address bus LA and data bus LD.

This single-chip microcomputer 10 is incorporated, for example, in an IC card and used. Communications of data Dx with the outside are performed all via the CPU 1 as shown in Fig. 7, which illustrates the microcomputer 10 shown in Fig. 6 while taking notice of the flow of the data Dx through the microcomputer. The microcomputer 10 can be so designed that the internal software cannot be known unless an appropriate software "key" is used. This secures the single-chip microcomputer built in the IC card.

The two EEPROMS 41 and 42 are equivalent and independent of each other. As shown in Fig. 8, one EEPROM 41 is used as a so-called user program area (M1). A program that is created by the user at will is previously written into this area. Writing of the program is done into the EEPROM 41 directly from the outside after stopping the CPU 1 under external control. This method of programming a PROM is made public, for example, by "Hitachi Microcomputer Data Book, 8-bit Single Chip", pp. 823-865, issued in August 1984, by Hitachi Ltd. This makes it unnecessary to rewrite the mask ROM during fabrication. Hence, it is possible to cope instantly with users' diverse applications. Furthermore, if a means is provided to inhibit rewriting and reading to and from this EEPROM after the EEPROM 41 has been programmed, the built-in software can be protected effectively. The other EEPROM 42 is used as a data area (M2).

Those Dx of input-output data managed by the CPU 1 which are required to be preserved are written at any time according to the need. The writing into the EEPROM 42 is done via the writing control circuit 7 that is under control of the CPU 1. Generally, the time taken to write an EEPROM is about 1,000 times as long as the average instruction execution time of CPUs. During this writing period, the EEPROM 42 is electrically disconnected from the CPU 1, making impossible both writing and reading to and from the EEPROM 42.

On the other hand, the CPU 1 executes given processing while reading out a user program Ix2 stored in the program storage EEPROM 41 in response to each instruction. When it becomes necessary during this processing to write the preserved data Dx into the data storage EEPROM 42, writing into this EEPROM 42 is performed through the EEPROM-writing control portion 7. During the execution of the processing reference is made, whenever necessary, to a program routine (or a program module) prepared in advance as a standard program Ix1 in the mask ROM 3. For instance, the program routine is a software timer or a program for division, and useful programs are prepared in accordance with many applications. Generally, a mask ROM can be achieved in a smaller area than an EEPROM having the same capacity. Therefore, the overall size of the semiconductor chip can be reduced by utilizing the ROM 3 without storing all the programs in the EEPROM 41.

However, the overall processing is conducted in accordance with the user program written in the EEPROM 41.

The EEPROM-writing control portion 7 as shown in Fig. 7 is controlled based on a program written in one EEPROM 41, for example. At the same time, the control portion carries out a writing operation to the other EEPROM 42. The other EEPROM 42 is disconnected from the CPU 1 while the writing operation is being carried out.

In the manner described above, the microcomputer 10 is built which can immediately meet with diverse specification requirements from users and varied applications and can preserve the data Dx in the EEPROM semipermanently according to the need.

[Problem to be Solved by the Invention]

However, the present inventor has clarified that the technique described above has the following problem:

That is, the microcomputer 10 described above needs the two mutually independent EEPROMS 41 and 42 in order to write the user's program Ix2 and to store the data Dx to be preserved. If there is only one EEPROM, a read access to the EEPROM cannot be made during writing into it. Therefore, instructions to be executed by the CPU 1 cannot be read out. Accordingly, the program and the data are stored in the mutually independent EEPROMS 41 and 42 as described above. Instructions are read from one EEPROM 41. At the same time, control of writing into

the other EEPROM 42 is provided based on the instructions read out.

For this purpose, however, the two mutually independent EEPROMs 41 and 42 are necessary. Moreover, the EEPROMs 41 and 42 must have sufficient storage areas M1 and M2, respectively, to satisfy diverse specification requirements from users from various sectors. For instance, both EEPROMs 41 and 42 must cope with a large program size and a small data size. Conversely, the EEPROMs must cope with a large data size and a small program size. To satisfy both of these two requirements, it is eventually urged that the storage capacities of the EEPROMs 41 and 42 be set large. Additionally, if both EEPROMs 41 and 42 are made to have a large storage capacity, the storage capacity of any one of them is greatly wasteful and cannot be utilized effectively. This waste is likely to be incurred.

array and peripheral circuits such as circuits for entering and delivering data including sense amplifier and driver circuit and a circuit for selecting addresses. Therefore, where a plurality of EEPROMs are formed independently, the peripheral circuits including the sense amplifiers and drivers are provided inside the respective EEPROMs and hence a great number of circuit elements are required. Accordingly, it is urged that the overall size of each EEPROM be increased.

Accordingly, the present inventor discussed the

following method. A program for controlling the EEPROM 42 is loaded in the EEPROM 41. Data to be referenced by the program in the EEPROM 42 is also loaded in the EEPROM 41. Data to be referenced by the program in the EEPROM 41 is loaded in the EEPROM 42 together with a program for controlling the EEPROM 41. If this structure is adopted, the program storage area and the data storage area in each of the EEPROMS 41 and 42 can be made variable. In this case, the aforementioned problem regarding the memory area or size is somewhat mitigated. Even in this case, however, the EEPROMS 41 and 42 have their respective independent peripheral circuits such as sense amplifiers and decoder circuits, and thus the disadvantage regarding the overall size of each EEPROM or the size of the semiconductor chip is not fully removed.

As described so far, the aforementioned microcomputer
has the advantages that it can quickly cope with various
specification requirements from users and varied applications
and that it can semipermanently preserve data Dx in the EEPROMs
according to the need. However, there are the two independent
EEPROMS 41 and 42 having sufficiently large storage capacities.
Therefore, the hardware load to the construction is large.
Especially, in the single chip type, the size of the
semiconductor chip is unavoidably great but the efficiency of
utilization of the hardware resources is not proportionately
high. Presence of this problem has been clarified first by the

present inventor. Especially, where a microcomputer is built in an IC card, there is a strong demand for a reduction in size of the semiconductor chip in order to improve the card strength. Nonetheless, the semiconductor chip described above doesn't meet this requirement.

The present invention is intended to provide a technique which retains the aforementioned advantages of a microcomputer (i.e., capable of quickly complying with various specification requirements from users and varied applications and of semipermanently preserving data Dx in an EEPROM according to the need) and which permits a reduction in size of the hardware structure and enhances the efficiency of utilization of the hardware resources.

[Means for Solving the Problem]

A typical invention disclosed herein is summarily and briefly described as follows.

A microcomputer having an electrically writable ROM permitting both user program and data required to be preserved to be written thereto (i.e., the ROM is shared between program and data) and a separate storage device loaded with a writing control program for writing into the writable ROM. The ROM and storage device are placed in different address locations in an address space of a CPU.

[Operation]

According to the above-described means, when data is

written into the writable ROM, the CPU is made to jump to the separate storage device only at this time. The CPU can be made to perform given writing control processing even during writing into the writable ROM by executing a given writing control program preloaded there. Consequently, user program area and data area can be placed within one writable ROM. In addition, the ratio of the sizes of the areas can be selected at will. Thus, it is possible to retain the advantages that the microcomputer can quickly cope with various specification requirements from users and that it can semipermanently preserve the data Dx in the ROM according to the need. At the same time, the scale of the hardware construction can be reduced and the efficiency of utilization of the hardware resources can be enhanced. That is, the object is achieved.

[Embodiment]

hereinafter described with reference to the drawings. Note that like reference numerals indicate identical or corresponding components in the various figures.

Fig. 1 shows one embodiment of the main portion of a microcomputer 10 to which a technique according to this invention is applied.

The microcomputer 10, whose main portions are shown in the figure, is of the single chip type and has an EEPROM 4 into which user program Ix2 and data to be preserved are written

at an arbitrary proportion, in addition to a CPU 1. Additionally, the microcomputer has a so-called mask ROM 3 in which a writing control program for performing writing into the EEPROM 4 is unalterably preloaded as a part of a standard program Ix1.

The mask ROM 3 may store only the writing control program or alternatively store a standard program routine as described above. Here, the writing control program includes, for example, a program for activating the writing control circuit 7 or a program for detecting completion of writing. If the amount of data to be written is great, the data prepared in a given area within the RAM 2 may be transferred sequentially to the EEPROM 4, and writing may be performed. The EEPROM 4 and mask ROM 3 are placed in different address locations in the address space of the CPU 1. The switch shown in Fig. 1 is imaginary and used to indicate that the program executed by the CPU 1 is transferred to the mask ROM 3 by a CALL instruction when writing into the EEPROM 4 is done and that the program is returned to the EEPROM 4 by a RETURN instruction after completion of the writing.

In this case, a CALL instruction to a specific routine in the mask ROM 3 is written into the EEPROM 4 in place of the writing control program for the EEPROM 4. On the other hand, a RETURN instruction to the EEPROM 4 is written into the mask ROM 3 at the end of the writing control program together with the writing control program for the EEPROM 4.

Fig. 2 shows one embodiment of the whole construction of the microcomputer 10 shown in Fig. 1.

As shown in Fig. 2, the microcomputer 10 incorporates therein a RAM 2 providing a working area to the CPU 1, an input/output (I/O) unit 5 for exchanging data Dx with the outside, peripheral circuitry 6, and an EEPROM-writing control portion 7, in addition to the constituent elements described above (i.e., CPU 1, mask ROM 3, and EEPROM 4). Since the microcomputer includes these constituent elements therein, it is made suitable as a single-chip microcomputer to be incorporated in an IC card, for example. The various portions (1 to 7) in the microcomputer 10 are interconnected by address bus LA and data bus LD.

Control signals for the memories and peripheral circuits are omitted.

notice of the flow of data Dx through the microcomputer. As shown in the figure, exchange of data Dx with the outside is done all through the CPU 1. Consequently, the built-in software cannot be known unless a "key" formed by suitable software is used.

Fig. 4 shows three examples of the state of the address space of the CPU 1 by means of memory maps. As shown in Fig. 4, both the user program area M1 and the data area M2 are allotted in an arbitrary proportion to in the storage region M formed

by the EEPROM 4.

Fig. 5 shows a flowchart of an example of the processing operation when the CPU 1 controls writing into the EEPROM 4.

In Fig. 2, the CPU 1 reads in the program Ix2 written in the user program area M1 according to each one instruction and, at the same time, executes a given processing operation (step S6).

If it becomes necessary to write the data Dx (which is required to be saved) into the EEPROM 4 during the processing (step S1), the CPU 1 jumps to the first address of the writing control program in the standard program area Ix1 stored in the mask ROM 3 in response to a CALL instruction(step S2). The CPU 1 controls writing into the EEPROM 4 in accordance with the writing control program (step S3). Consequently, writing into the EEPROM 4 is done via the EEPROM-writing control portion 7. During this writing, the EEPROM 4 is disconnected from the CPU 1.

When the writing is subsequently completed, the CPU 1 judges the completion of the writing based on a flag generated from the writing control portion 7 or an interrupt request (step S4). Then, the CPU 1 returns from the mask ROM 3 to the program area M1 of the EEPROM 4 and resumes the reading of the user program from an address next to the address at the time of jump (step S5). The CPU 1 continues execution of the user program in the EEPROM 4 until the processing is complete or a next data

writing request is produced (step S6).

As described above, the user program area M1 and the data area M2 can be placed in the single EEPROM 4. Also, since the ratio of the sizes of both areas M1 and M2 can be selected at will, the size of the program area M1 can be set large instead of setting the size of the data area M2 small, for example, as shown in the three examples in Fig. 4, even if the size of the storage area M of the whole EEPROM is not so large. Alternatively, the size of the data area M2 is set large instead of setting the size of the program area M1 small. In this way, efficient use can be accomplished by flexible use of the storage area M.

Consequently, the object is achieved. That is, the advantages (i.e., capable of quickly complying with users' various applications and of semipermanently preserving data

Dx-in-the EEPROM 4 according to the need) are retained. At the same time, a reduction in the size of the hardware structure is permitted. Moreover, the efficiency of utilization of the hardware resources is enhanced.

The return to the user program upon completion of the writing into the EEPROM need not depend on a flag generated from the writing control portion 7 or on an interrupt request as in the embodiment. For example, an appropriate working register in the CPU 1 may be so configured that the register is started to be operated simultaneously with the start of the

writing into the EEPROM 4, the register is used as one kind of counter or timer updated at given intervals during the operation, and the returning operation is performed when the content of the working register reaches a given value. That is, the CPU 1 may count a forecast given writing time. On completion of this counting, completion of the writing into the EEPROM may be checked in software. In this case, the setting of the writing time and control of the subsequent returning operation may be provided in hardware by a dedicated circuit such as a timer circuit.

In the above-described embodiment, the user program is so constructed that it stops the CPU 1 under external control and directly writes into the user program area M1 of the EEPROM 4 from the outside, although this scheme does not restrict the invention.

the manner described below. The CPU 1 receives a program from the outside via the I/O unit 5 in accordance with the program in the mask ROM 3 and writes into the user program area M1 of the EEPROM 4 sequentially. In this example, there is no means for making direct access to the built-in EEPROM 4 from the outside and so the security protection function is strengthened. The suitability of the single-chip microcomputer built in an IC card can be increased.

In this case, a decision as to whether writing into the

user program 4 has been already done may be made by incorporating a flag within the EEPROM 4 and judging the state. According to the state of the flag, the start address used after resetting the CPU 1 may be modified.

The writable ROM is not limited to an electrically writable and erasable ROM such as an EEPROM. A UV-erasable EPROM can also be used.

In the embodiment described above, the writing is done by the writing control circuit 7 for a given time, though the present invention is not limited to this.

Generally, an EPROM has a longer writing time than an EEPROM. Therefore, in the above-described method in which the writing time is constant, the response time will increase when the microcomputer is built in an IC card. Since process variations of EPROM devices are large, their writing times are set taking account of the worst case. Therefore, in many-cases, the writing time is consumed excessively.

Accordingly, the present inventor has devised a construction in which the CPU 1 can not only activate the writing control circuit 7 but also stop it. That is, a flag PGM is provided in the writing control circuit 7. When the CPU 1 sets the flag PGM, the writing is started. When the flag PGM is reset, the writing is terminated. The writing time may be measured, for example, by software as described above. Where a timer circuit is built in, this may be utilized.

Fig. 9 is a flowchart illustrating one example of the writing control program to be loaded into the mask ROM 3 in the case described above.

First, the CPU 1 sets writing address data for the EPROM, and the EEPROM latches the address data (step S1). Then, the CPU 1 clears the contents of a certain register N (step S2), adds +1 to the register N (step S3), and then sets the flag PGM (step S4). A given unit time such as 1 ms is counted (step S5), then the flag PGM is reset (step S6), and the writing for the unit time is terminated.

Thereafter, a decision is made as to whether writing has been performed correctly (step S7). This decision is carried out by reading the EPROM and comparing the read contents with the written data. The latched data may be prevented from being destroyed during the reading, though the invention is not limited to this scheme. If the result of comparison indicates a disagreement, the CPU 1 judges the value of the register N (step S_{-}). If it is equal to or less than 24, the CPU 1 returns to the step S3 and again performs the writing for the unit time. Where the writing operation for the unit time is repeated 25 times (i.e., N = 25), if a disagreement still occurs, it is determined that there is a failure (step S12), and the processing is terminated.

If the decision indicates an agreement, the CPU 1 sets the flag PGM (step S8). The CPU counts 3xN ms (step S9), and

then the CPU clears the flag PGM (step S10), terminating the processing. That is, an overwriting operation is performed for a time that is three times as long as the time N ms taken until a decision indicating an agreement is obtained.

In this way, high-speed, reliable writing conforming to the device characteristics can be accomplished. The writing time and the response time can be shortened.

The above-described method yields the advantages that it is possible to quickly comply with various specification requirements from users and varied applications and that data Dx can be semipermanently preserved in an EPROM according to the need. At the same time, the scale of the hardware structure can be reduced. In addition, the efficiency of utilization of the hardware resources can be enhanced. Moreover, the response time can be shortened.

[Advantages of the Invention]

Advantages obtained by a typical aspect of the invention disclosed herein are briefly described below.

A user program area and a data area can be placed in one EEPROM within a microcomputer having the built-in EEPROM. The ratio of the sizes of the areas can be selected at will. Thus, it is possible to quickly cope with various specification requirements from users and varied applications. Furthermore, data Dx can be preserved semipermanently in the EEPROM according to the need. The scale of the hardware structure can

be reduced while retaining the advantages described above. In addition, the efficiency of utilization of the hardware resources can be enhanced. In addition, where the invention is applied to a single-chip microcomputer to be built in an IC card, the strength of the card can be increased owing to a reduction in size of the semiconductor chip.

While the invention made by the present inventor has been described in detail based on its embodiment, the invention is not limited to the above embodiment. Obviously, various changes and modifications are possible without departing from the gist. For example, a writing control program may be previously loaded in the mask ROM 3 or EEPROM 4. When writing into the EEPROM 4 is performed, the loaded writing control program may be transferred to the RAM 2 to cause the CPU 1 to execute the program.

In the embodiment described above, the invention is applied to a microcomputer in the form of a single chip for an IC card. The invention is not limited to this. For example, the invention can also be applied to a board type microcomputer or the like.

The invention can be applied at least to microcomputers using an EEPROM in which both program and data are stored.

4. Brief Description of the Drawings

Fig. 1 is a block diagram showing main portions of a microcomputer which has a built-in EEPROM and to which a

technique according to this invention is applied;

Fig. 2 is a block diagram showing an example of the whole configuration of the microcomputer shown in Fig. 1;

Fig. 3 is a block diagram illustrating the microcomputer shown in Fig. 2 taking notice of the flow of data through the microcomputer;

Fig. 4 is an address map illustrating three states of the address space of the CPU inside the microcomputer shown in Fig. 2;

Fig. 5 is a flowchart illustrating an example of operation of the microcomputer shown in Fig. 2;

Fig. 6 is a block diagram showing the configuration of a microcomputer discussed prior to this invention, the microcomputer having a built-in EEPROM;

Fig. 7 is a block diagram illustrating the microcomputer shown in Fig.-6-taking notice of the flow-of-data through the microcomputer;

Fig. 8 is an address map illustrating the state of the address space of the CPU in the microcomputer shown in Fig. 6; and

Fig. 9 is a flowchart illustrating a writing control program in a case where an EPROM is built in.

CPU 1: central processing unit; RAM 2: random access memory; mask ROM 3: non-erasable read-only memory;

EEPROMs 41, 42: electrically erasable and programmable ROMs;

I/O 5: input/output unit

19日本国特許庁(JP)

⑩ 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63-266698

@Int_Cl_4 識別記号 ❸公開 昭和63年(1988)11月2日 庁内整理番号 G 11 C 17/00 B - 7341 - 5B9/06 12/02 G 06 F -7361 - 5B320 S A - 8841 - 5B12/06 V-8841-5B 審査請求 未請求 発明の数 1 (全10頁)

母発明の名称

マイクロコンピユータ

②特 願 昭62-99772

②出 願 昭62(1987)4月24日

⑫発 明 者 三 ツ 石 直 幹 東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

②代 理 人 并理士 小川 勝男 外1名

明 細 會

- 発明の名称
 マイクロコンピュータ
- 2. 特許請求の範囲
 - 1. 複気的に書込可能なROMを備えたマイクロ・コンピュータであって、プログラムとデータの両方が書込可能にされた電気的に書込可能なROMと、このROMに書込を行うための書込制御プログラムを格納する配憶装置とを備えるとともに、上記ROMと上記記憶装置が、中央処理ユニットのアドレス空間上にて、互いに異なるアドレス位置に配置されたことを特徴とするマイクロ・コンピュータ。
 - 2. 上記書込制御プログラムを格納する配憶装置 がマスクROMであることを特徴とする特許請求の範囲第1項記載のマイクロ・コンピュータ。
 - 3. 上記書込制御プログラムを格納する記憶装置がRAMであることを特徴とする特許請求の範囲第1項または第2項記載のマイクロ・コンピュータ。

3. 発明の詳細な説明

〔 産業上の利用分野〕

この発明は、マイクロ・コンピュータ技術、さらにはBEP-ROM(エレクトリカリ・エレーサブル・アンド・プログラマブル・リード・オンリ・メモリ)のような電気的に各込が可能なROMを内蔵したシングルチップ型マイクロ・コンピュータに通用して有効な技術に関するもので、たとえば、ICカードに内蔵されるマイクロ・コンピュータに利用して有効な技術に関するものである。

〔従来の技術〕

最近、磁気カードなどに代わるものとして、いわゆるICカードが注目されている。このICカードは、たとえば特公昭56-19665号公報などに記載されているように、ID(職別コード)などのデータを記憶させたP-ROM(紫外線消去型のブログラマブル・ROM)を内蔵することにより、たとえばキーの代わりをなす職別カードとして機能させることができる。

ここで、本発明者は、たとえば上述したごとき ICカードに内蔵するのに適したEEP-ROM 内蔵型のシングルチップ型マイクロ・コンピュー タについて検討した。以下は、公知とされた技術 ではないが、本発明者によって検討された技術で あり、その概要は次のとおりである。

第6図は本発明者によって検討されたマイクロ・コンピュータ10の構成を示す。

同図に示すマイクロ・コンピュータ10はEEP-ROM内蔵のシングルチップ型であって、CPU(中央処理ユニット)1、RAM(ランダム・アクセス・メモリ)2、マスクROM(固定記憶ROM)3、EEP-ROM41,42、I/O(入出力ユニット)5、周辺回路6、およびEEP-ROMを込制御部7などを同一半導体チップ内に有する。各部(1~7)はアドレスパスLAおよびデータパスLDによって相互に接続されている。

このシングルチップ型マイクロ・コンピュータ 10は、たとえば I C カード内に内蔵されて使用

「日立マイクロコンピュータデータブック8ピッ トシングルチップ」823~855頁によって公 知である。これにより製造工程におけるマスクR OMの書替えが不畏となり、ユーザの多用な応用 に即座に応ずることができる。 更にEEPROM 4 I に対するプログラムが行われた後、このEE PROMに対する再書込みあるいは読出しを禁止 することを可能とする手段を有する構成とすれば 内蔵ソフトウェアの保護として効果がある。他方 のEEP-ROM 4 2はデータ領域(M2)とし て利用される。ここには、CPU1によって管理 される入出力ゲータのうち、保存を要するゲータ D×が必要に応じて随時に書き込まれる。このE EPROM42に対する書込みはCPU1によっ て制御される書込み制御回路りを介して行われる。 一般にEEPROMの書込みに要する時間はCP Uの平均的な命令実行時間に比べ1000倍程度 であって、この書込み期間、EEPROM42は CPUIから電気的に切離され、EEPROM 4 2 の銃出し、客込み共に不可能となっている。

される。そして、第7図に示すように、外部との データD×の授受はすべてCPU1を介して行わ れるようになっている。第7図は、第6図に示し たマイクロ・コンピュータ10をデータD×の流 れに齎目して示したものである。このマイクロ・ コンピュータ10は適切なソフトウェアによる 「鍵」を使用しない限り内蔵ソフトウェアを知る ことができない構成とすることができ、ICカー ド内に内蔵されるシングルチップ型マイクロ・コ ンピュータとしての選正をもたせている。

ここで、EEP-ROM41,42は同等のものが互いに独立して2つ設けられている。そして、第8図に示すように、一方のEEP-ROM41は、いわゆるユーザ・プログラム領域(M1)として利用される。ここには、ユーザが任意に作成したプログラムが予め書き込まれる。このプログラムの書込みは外部からの制御によってCPU1を停止し、外部から直接EEPROM41に対して行われる。このようなPROMのプログラム方法は例えば(数)日立製作所昭和59年8月発行

他方、CPU1は、プログラム格納用EEP-ROM41に書き込まれたユーザ・プログラム Ix2を1命令ずつ読込みながら。所定の処理動 作を実行する。そして、その処理動作の過程にて 要保存データDェをデータ格納用EEP-ROM 4.2 に書き込む必要が生じた場合には、EEP-ROM普込制御部1を介して、そのEEP-RO M42への書き込みを行う。この処理動作の実行 に瞬しては、マスクROM3に予め模単プログラ ム【×】として用窓されているプログラム・ルー チン(あるいはプログラム・モジュール)が適宜 参照される。前記プログラムルーチンは例とばソ フトウェアタイマや除算のプログラムであって、 多くの用途あるいは応用によって有用なプログラ ムが用意されている。一般にマスクROMは同容 量のEEPROMに比べて小さい面積で実現可能 である。このため、全てのプログラムをEEPR OM 4 1 に格納せずに前記ROM3を利用すること で半導体テップ全体のサイズを縮小することが可 能となっている。

しかし、全体的な処理はEEP-ROM41に 書き込まれたユーザ・ブログラムに従って行われる。

第7図において示されるようなEEP-ROM 書込制御部7は、たとえば一方のEEP-ROM 41に書き込まれたプログラムに基づく制御を受けながら、他方のEEP-ROM42への書込動 作を行う。この他方のEEP-ROM42は、書 込みが行われている間、CPU1から切り離される。

以上のようにして、ユーザの多様な仕様要求及び多様な用途に対して即座に応じられ、かつデータD×を必要に応じてEEP-ROMに半永久的に保存させることが可能なマイクロ・コンピュータ10が構成されている。

(発明が解決しようとする問題点)

しかしながら、上述した技術には、次のような 問題点のあることが本発明者によってあきらかと された。

すなわち、上述したマイクロ・コンピュータ

えば、データサイズは小さくてよいがプログラムサイズは大きく、あるいはプログラムサイズは小さくてよいがデータサイズは大きく、といったような2通りの要求のいずれにも対応できるようにするためには、結局、2つのEEP-ROM41、42のそれぞれの記憶容量をどちらも大きくせざるを得ない。さらに、2つのEEP-ROM41、42の各記憶容量を両方共に大きくしても、そのどちらかは記憶容量が大きく余って有効に利用されない、という無駄が生じやすい。

なお、EEP-ROM41,42のそれぞれは、メモリアレイとともにセンスアンプ,ドライパ回路のようなデータ入出力のための回路やアドレスを選択するための回路からなる周辺回路をもつ。それ故に、EEP-ROMが複数個独立して形成された場合、センスアンプ,ドライバなどの周辺回路がそれぞれのEEP-ROM内に設けられることになるので、多くの回路要素が必要とされる。これに応じて、EEP-ROMの全体のサイズを大きくせざるを得なくなっている。

10では、ユーザ・ブログラムI×2を書き込むためと畏保存データD×を記録するために、互いに独立した2つのEEP-ROM41,42が必要となる。EEP-ROMが1つだけでは、そのEEP-ROMに書込を行っている間、そのEEP-ROMに書込を行っている間、そのEEP-ROMに対する説出アクセスができなくなって、CPU1が実行すべき命令を説出せなくなって、CPU1が実行すべき命令を説出せなくなって、ブログラムとデータとをそれぞれに独立した2つのEEP-ROM41,42に格納させ、一方のEEP-ROM41,42に格納させ、一方のEEP-ROM41から命令を説出しながら、その読出した命令に基づいて他方のEEP-ROM41から命令を説出しなかった。

しかし、そのためには、互いに独立した2つの EEP-ROM 4 1 , 4 2が必要であり、しかも 各EEP-ROM 4 1 , 4 2は、各方面のユーザ からの種々多用な仕様要求に対応できるようにす るために、それぞれに十分に大きな配憶領域M 1, M 2 を用意できるものでなければならない。たと

そこで、本発明者は、EEP-ROM41に、 EEP-ROM 4 2の制御のためのプログラムを 格納するとともにEEP-ROM42のブログラ ムによって参照されるべきデータを格納し、また EEP-ROM42に、EEP-ROM41の制 如のためのプログラムとともにEEP-ROM41 のプログラムによって診照されるデータを格納す ることも検討した。このようにすると、EEP-RON41および42のそれぞれにおけるプログ ラム格納エリアとデータ格納エリアとを可容にす ることが可能になる。この場合、前述のようなメ モリエリアもしくはサイメに関する問題は幾分機 和される。しかしながら、この場合であっても、 各EEP-ROM 4 1 および 4 2 が互いに独立的 なセンスアンプやデコーダ回路のような周辺回路 をそれぞれにもつので、EEP-ROM全体のサ イズもしくは半導体チップ全体のサイズに関して の不利益は十分に除去されない。

以上のように、上述したマイクロ・コンピュー タでは、ユーザの多様な仕様要求及び多様な用途 に対して即座に応じられ、かつデータDxを必要に応じてEEPーROMに半永久的に保存されたとかできるという利点を有するものの、独立これに十分に大きな記憶容量をもつ2つの独立。これに十分に大きな記憶容量をもつ2つの独立のため、を登り、そのハードウェア型のものに大きはなかであったとくに、シングルチップ型のものに大きはなかでしまい、その割にハードクェア環のあるになってはいるという問題のからによってはじる場合に半導体チップはこれに反するものとないる。上記の半導体チップはこれに反するものとなっている。

本発明の目的は、上述したマイクロ・コンピュータの利点、すなわちユーザの多様な仕様要求及び多様な用途に対して即座に応じられ、かつデータ D×を必要に応じてEEP-ROMに半永久的に保存させることができるという利点を保持しつ

された所定の書込制御ブログラムを実行させることにより、書込可能なROMへの書込動作中にもCPUに所定の書込制御処理を実行させることができる。これにより、ユーザ・ブログラム領域とデータ領域とを1つの書込可能なROM内に置き、さらに各領域の大きさの割合を任意に定とができる。これによって、ユーザの多次な仕様要求に即座に応じられ、かつデータDxを必要に応じて上記ROMに半永久的に保存であることができるという利点を保持しつつ、そのハードウェア的な構成規模の離小を可能にした。かって、フェアを測の利用効率を高められるようにする、という目的が達成される。

(実施例)

以下、本発明の好選な実施例を図面に基づいて 説明する。

なお、各図中、同一符号は同一あるいは相当部 分を示す。

第1回はこの発明による技術が適用されたマイクロ・コンピュータ10の主要部における一実施

つ、そのハードウェア的な構成規模の縮小を可能 にし、かつハードウェア資源の利用効率を高めら れるようにする、という技術を提供することにあ る。

[問題点を解決するための手段]

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

すなわち、ユーザ・ブログラムと要保存データの両方の書き込みが可能とされたブログラム/データ共用の電気的に書込可能なROMと、この書込可能なROMに書込を行うための書込制御ブログラムを格納する別の記憶装置とを備えるとともに、上配ROMと上記記憶装置を、CPUのアドレス空間上にて、互いに異なるアドレス位置に配置する、というものである。

(作用)

上記した手段によれば、書込可能なROMにデータを書き込むのに関し、そのときだけCPUを 別の記憶装置へジャンプさせて、そこに予め格納

例を示す。

同図にその主要部を示すマイクロ・コンピュータ10はシングルチップ型のものであって、CPU1とともに、ユーザ・ブログラムIx2と要保存データの両方が任意の割合で書き込まれるEEP-ROM4を備える。これとともに、そのEEP-ROM4に普込を行うための書込制御プログラムが標準プログラムIx1の一部として予め固定的に格納されたいわゆるマスクROM3を備える。

マスクROM3は書込み制御プログラムのみを格納したものであってもよく、あるいは更に前記した標準プログラムルーチンを格納したものであってもよい。ことで、書込み制御プログラムは例えば書込み制御回路7に対する起動のためのプログラムあるいは普込みの終了を検出するためのプログラムを含むようなものである。さらに書込みデータが多量である場合にはRAM2内の所定の領域に用意されたデータを履次EEP—ROM4に対して転送し、書込みを行うものであってもよい。

特開昭63-266698 (5)

さらに、そのEEP-ROM4とマスクROM3はそれぞれ、上記CPU1のアドレス空間上にて、互いに異なるアドレス位置に配置されている。ここで、第1図におけるスイッテは仮想的なものであって、CPU1の実行ブログラムがEEP-ROM4に対する書込み時にはコール命令によってマスクROM3に移り、書込み終了後リメーン命令によってEEP-ROM4に戻ることを示すものである。

この場合、EEP-ROM4内には、そのEEP-ROM4への書込制知ブログラムの代わりに、マスクROM3内の特定ルーナンへのコール命令が書き込まれるようになっている。他方、マスクROM3内には、EEP-ROM4のための書込制即プログラムとともに、この書込制御ブログラムの最後にEEP-ROM4へのリターン命令が書き込まれるようになっている。

第2回は、第1回に示したマイクロ・コンピュータ10の全体的な構成の一実施例を示す。

同図に示すように、上記マイクロ・コンピュー

ができない構成とすることが可能である。

第4図は、上記CPU1のアドレス空間の状態の3つの例をそれぞれメモリ・マップによって示す。同図に示すように、上記EEP-ROM4による記憶領域M内には、ユーザ・プログラム領域M1とデータ領域M2の両方が任意の割合でもって割り当てられるようになっている。

第5回は、上記CPU1がEEP-ROM4への普込制御を行う場合の処理動作例をフローチャートによって示す。

第2図において、CPU1は、ユーザ・プログラム領域M1に書き込まれたプログラムIx2を 1命令づつ読込みながら、所定の処理動作を実行 する(ステップS6)。

ここで、その処理動作の過程にて要保存データ D×をEEP-ROM4に書き込む必要が生じる と(ステップS1)、CPU1は、コール命令に よって、マスクROM3に格納された標準プログ ラム領域I×1中の書込制御プログラムの先頭ア ドレスにジャンプする(ステップS2)。そして、 タ10には、上述した構成要素寸なわちCPU1、マスクROM3、およびEEP-ROM4のほかに、CPU1の作業領域を提供するRAM2、外部に対してデータDxの受け渡しを行うI/O(入出力ユニット)5、周辺回路6、およびEEP-ROM書込制御部7などが内蔵されている。これらを内蔵することにより、たとえばICカード内に内蔵されるシングルチップ型マイクロ・コンピュータとしての適性をもたせられている。マイクロ・コンピュータ10内の各部(1~7)はアドレスパスLAおよびデータパスLDによって相互に接続されている。

各メモリや周辺回路に対する制御信号は省略されている。

第3図は、第2図に示したマイクロ・コンピュータ10を、データDxの流れに着目して示す。 同図に示すように、外部とのデータDxの投受は すべてCPU1を介して行われるようになってい る。これにより適切なソフトウェアによる「健」 を使用しない限り、内蔵ソフトウェアを知ること

その書込制御ブログラムにしたがってEEP-ROM4の書込制御処理を実行する (ステップS3)。 これにより、EEP-ROM書込制御部7を介して、そのEEP-ROM4への書き込みが行われる。この書き込みが行われている間、EEP-ROM4はCPU1から切り離される。

この後、書込みが完了すると、CPU1は、たとえば書込制御部で側から発せられるフラクあるいは割込み要求に基づいて、書込の完了を判定する(ステップS4)。すると、CPU1は、マスクROM3からEEP-ROM4のブログラム領域M1にリターンし、ジャンプ時のアドレスの次の番地からユーザ・ブログラムの読込みを再開する(ステップS5)。そして、処理の終了あるいは次のデータ書込要求が発生するまで、EEP-ROM4のユーザ・ブログラムを実行する(ステップS6)。

以上のようにして、ユーザ・ブログラム領域M1 とデータ領域M2とを1つのEEP-ROM4内 に殴くことができるようになっている。これと、

特開昭63-266698 (6)

ともに、両領域M1とM2の大きさの割合を任意に選ぶことができるので、EEP-ROM全体の記憶領域Mのサイズがそれほど大きくなくとも、たとえば第4図に3つの例を示すように、データ領域M2のサイズを小さくする代わりにプログラム領域M1のサイズを大きくとったり、あるいはプログラム領域M1のサイズを大きくとったり、といったように記憶領域Mを融通し合って効率良く利用することができる。

これによって、ユーザの多様な用途に対して即 歯に応じられ、かつデータDxを必要に応じてE EP-ROM4に半永久的に保存させることがで きるという利点を保持しつつ、そのハードウェア 的な構成規模の超小を可能にし、かつハードウェ ア資源の利用効率を高められるようにする、とい う目的が達成される。

ここで、EEP-ROMの書込が完了されたと きのユーザブログラムへのリターンは、実施例の ように書込制御部1から発せられるブラグあるい

M3のプログラムに従ってCPU1がI/Oユニット5を介して外部よりプログラムを受信し、顧 次EEP-ROM4のユーザブログラム領域M1 に対して審込む構成としてもよい。この例では、内蔵EEP~ROM4に対して外部から直接アクセスする手段を持たないために、機密保護機能が 強化され、ICカード内に内蔵されるシングルチップ型マイクロ・コンピュータとしての適正を増大させることができる。

この場合、ユーザブログラム4に対する書込みが既に行われているか否かは、EEP-ROM4 内にフラグを有してその状態で判定すればよい。 このフラグの状態に応じて、CPU1のリセット 後のスタートアドレスを変更するような構成にしてもよい。

また、書込可能なROMとしては、EEP-ROMのような複気的に書込および消去可能なROMだけではなく、紫外線消去型のEP-ROMも利用できる。

上配の例では、特に制限はされないものの、書

は割込み要求によらなくてもよい。たとえば、CPU1内の適当な作業レジスタが、EEP-ROMへの書込動作の開始と同時に動作開始されて、その動作中に一定周期で更新される一種のカウンタもしくはタイマとして利用され、かかと記りの内容が所定値に達したときに上記しいを決めているように構成されてもようによってもいってもいっている時間を計らしてものかの完了をソフトののような時間の設定とそのののでである。ののでは、タイマー回路のようにしてもよい。たとれてもない。

上記した例では、ユーザブログラムは、特に制限されないものの、外部からの制御によってCPU1を停止し、外部から直接EEP-ROM4のユーザブログラム個域M1に対して普込みを行う構成となっている。

このユーザブログラムの書込みは、マスクRO

込みは書込み創御回路?によって行われ、一定時間の書込みが行われている。

EP-ROMの場合には、一般にEEP-ROMに比して書込み時間が長い。このために、上記のような書込み時間一定の方法ではICカードに内蔵した場合には応答時間の増加を招いてしまう。ここで、EP-ROM素子のブロセスパラッキが大きいことにより、ワーストケースを考慮して書込み時間は設定されるために多くの場合、書込み時間が必要以上に費されてしまっている。

そこで、本発明者は書込み制御回路?に対して CPU1が超動をかけると共に更に、停止も可能 とできる構成することを考えた。即ち、書込み制 御回路7内にフラグPGMを設け、このフラグP GMをCPU1がセットすると書込みが開始され、 前記フラグをリセットすると書込みが終了される というものである。書込み時間は、例えば前記し たようにソフトウェアによって計時されてもよい し、或はダイマ回路を内蔵しているものにあって は、これを利用してもよい。

第9図は上記の場合のマスクROM3内に格納 されるべき書込み制御ブログラムの一実施例を示 すフローチャートである。

まず、CPU1がEP-ROMに対する書込み アドレス・データを設定し、EEP-ROMはこ れらをラッチする(ステップS1)。次にCPU 1は特定レジスタNの内容をクリアし(ステップ S 2)、上記レジスタNに+1の加算を行った (ステップS3)後にフラグPGMをセットする (ステップS4)。所定の単位時間例えば1ms の計時を 行い (ステップS5)、その後にフラグ PGMをリセットし(ステップS6)単位時間の 春込みを終了する。

この後、正しく書込みが行われたか否かを判定 する(ステップS1)。この判定は、EP-RO Mの読出しを行いこの読出された内容と書込みデ ータを比較する。特に制限はされないが、この説 出し時には前記ラッチされたデータを破壊しない ように構成されている。この比較結果が不一致で あればCPU1は前記レジスタNの値を判定して

にし、かつハードウェア資源の利用効率を高めら れるようにし、更に応答時間を短縮することがで きる。

、〔発明の効果〕

本顧において開示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば、下 記のとおりである。

すなわち、EEP-ROM内蔵型のマイクロ・ コンピュータにあって、ユーザ・プログラム領域 とデータ領域とを1つのEEP-ROM内に置く ことができ、さらに各領域の大きさの割合を任意 に選ぶことができ、これによって、ユーザの多様 な仕様要求及び多様な用途に対して即座に応じら れ、かつデータD×を必要に応じてEEP-RO Mに半永久的に保存させることができるという利 点を保持しつつ、そのハードウェア的な構成規模 の縮小を可能にし、かつハードウェア要源の利用 効率を高めることができる、という効果が得られ る。さらにICカード内に内蔵すべきシングルチ ップ型マイクロコンピュータに適用する場合には、 4. 図面の簡単な説明

(ステップS)、24以下であれば上記ステッ プS3 に戻り再び単位時間の普込みを実行する。 上配単位時間の普込みが25回行われても、即ち N-25となっても不一致の場合は不良と判定し て(ステップS12)終了する。

上記判定の結果が一致していれば、CPUIは フラグPGMをセットし(ステップS8)、更に 3 x N ms の計時を行った(ステップ S g)後に、 フラグPGMをクリアして(ステップS10)終 了する。即ち、上記判定結果が一致するまでに要 した時間Nms の3倍の時間による重ね書込みが 行われる。

とれによって、煮子特性にあった高速かつ確実 な書込みを実現することができ、書込み時間の短 癖、更に応答時間の短縮を図ることができる。

上記した方法によって、ユーザの多様な仕様要 水及び多様な用途に対して即座に応じられ、かつ データD×を必要に応じてEP~ROMに半永久 的に保存させることができるという利点を有しつ つ、そのハードウェア的な構成規模の縮小を可能

半導体チャブのサイズ縮小によりカードの強度を 強化できるという効果が待られる。

以上、本発明者によってなされた発明を実施例 にもとづき具体的に説明したが、本発明は上記実 **始例に限定されるものではなく、その要旨を決股** しない範囲で種々変更可能であることはいうまで もない。たとえば、書込制御プログラムをマスク ROM3あるいはEEP-ROM4に予め格納し、 E-EP-ROM4の書込動作を行うときに、その 格納された書込制御プログラムをRAM2へ転送 してCPU1に奥行させるような構成でもよい。

また、ICカード用シングルチップ型マイクロ・ コンピュータに適用した場合について説明したが、 それに限定されるものではなく、たとえば、ボー ド型のマイクロ・コンピュータなどにも適用でき

少なくとも、EEP-ROMにプログラムとデ ータの両方を記憶させる条件のものには適用でき る。

特開昭63-266698 (8)

第1図はこの発明による技術が適用されたEEP-ROM内蔵型マイクロ・コンピュータの主要部を示すプロック図、

第2図は第1図に示したマイクロ・コンピュー タの全体的な構成例を示すプロック図、

第3回は第2回に示したマイクロ・コンピュータをデータの流れに発目して示すプロック図。

第4図は第2図に示したマイクロ・コンピュー タ内CPUのアドレス空間の3つの状態を例示するアドレスマップ、

第5図は第2図に示したマイクロ・コンピュータの動作例を示すフローチャート。


第6図はこの発明に先立って検討されたEEP-ROM内蔵型マイクロ・コンピュータの構成を示 すブロック図、


第1回は第6回に示したマイクロ・コンピュー タをデータの流れに着目して示すプロック図、


第8図は第6図に示したマイクロ・コンピュー タ内CPUのアドレス空間の状態を例示するアド レスマップである、 第9図はEP-ROMを内蔵した場合の書込み制御プログラムを示すフローチャートである。


CPU1…中央処理ユニット、RAM2…ランダム・アクセス・メモリ、マスクROM3…固定 配賃リード・オンリ・メモリ、EEP—ROM 41,42…エレクトリカリ・エレーサブル・ナ ンド・ブログラマブルROM、I/O5…入出力 ユニット。


代理人 弁理士 小川 勝 男

















This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.